SO1P1549US00





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 5月16日

出 願 番 号 Application Number:

特願2001-147024

出 願 人 Applicant(s):

ソニー株式会社

2001年 8月31日



· · ·

.

【書類名】	特許願
【整理番号】	0100131202
【あて先】	特許庁長官殿
【国際特許分類】	H05K 3/46
【発明者】	
【住所又は居所】	東京都品川区北品川6丁目7番35号ソニー株式会社内
【氏名】	吉沢 明
【発明者】	
【住所又は居所】	宮城県桃生郡鳴瀬町野蒜字南余景68番地の265
【氏名】	石山哲
【発明者】	
【住所又は居所】	東京都品川区北品川6丁目7番35号ソニー株式会社内
【氏名】	中村 好行
【特許出願人】	·
【識別番号】	000002185
【住所又は居所】	東京都品川区北品川6丁目7番35号
【氏名又は名称】	ソニー株式会社
【代理人】	
【識別番号】	100078145
【住所又は居所】	東京都新宿区西新宿7丁目18番18号 新宿税理士ビ
	ル406号 松村内外特許事務所
【弁理士】	
【氏名又は名称】	松村修
【電話番号】	03-3361-2805
【手数料の表示】	
【予納台帳番号】	014410
【納付金額】	21,000円
【提出物件の目録】	
【物件名】	明細書 1

特2001-147024

【物件名】	図面	1
【物件名】	要約書	1
【包括委任状番号】	97084	109

【プルーフの要否】 要

2

•

.

• •

-

【書類名】 明細書

【発明の名称】 半導体装置とその製造方法

【特許請求の範囲】

【請求項1】

所定の回路が設けられ、かつ外表面に電極が設けられた半導体チップと、 前記半導体チップがマウントされたインターポーザ基板と、

を有し、前記インターポーザ基板はコア基板を具備し、該コア基板の一方の面 にのみビルドアップ層が形成されるとともに、前記コア基板の他方の面に異方性 導電層を介して前記半導体チップがマウントされ、前記コア基板の電極と前記半 導体チップの電極とが前記異方性導電層によって電気的に接続されることを特徴 とする半導体装置。

【請求項2】

前記コア基板上に形成されたビルドアップ層はその弾性係数が5000MPa 以下であることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記ビルドアップ層の弾性係数が前記コア基板の弾性係数の半分以下であることを特徴とする請求項1または請求項2に記載の半導体装置。

【請求項4】

前記ビルドアップ層の表面に応力を緩和するように屈曲した形状の配線パター ンが形成されていることを特徴とする請求項1に記載の半導体装置。

【請求項5】

前記コア基板は半導体チップの熱膨張係数とほぼ等しい熱膨張係数の材料から 成り、厚さが0.5mm以下であることを特徴とする請求項1に記載の半導体装 置。

【請求項6】

前記コア基板の前記ビルドアップ層が形成される表面であって前記半導体チップの電極と対応する位置に前記異方性導電層の接合の加圧力を受けるパターンが 形成されることを特徴とする請求項1に記載の半導体装置。

【請求項7】

出証特2001-3078091

特2001-147024

前記インターポーザ基板はコア基板上に複数のビルドアップ層を形成して成り 、最外層のビルドアップ層を貫通するビアと連続して電極が形成され、該電極が マザーボードに接続される電極であることを特徴とする請求項6に記載の半導体 装置。

【請求項8】

前記最外層のビルドアップ層の外表面であって前記異方性導電層の接合の加圧 力を受けるパターンと対応する位置に配線パターンが存在せず、搭載されるマザ ーボードの対応する部位にスルーホールが形成されることを特徴とする請求項7 に記載の半導体装置。

【請求項9】

前記最外層のビルドアップ層の外表面であって前記マザーボードと接続される 電極が形成される表面にレジストを形成しないことを特徴とする請求項7に記載 の半導体装置。

【請求項10】

前記コア基板の他方の面であって前記半導体チップがマウントされる面にレジ ストを形成しないことを特徴とする請求項1に記載の半導体装置。

【請求項11】

インターポーザ基板上に半導体チップをマウントして半導体装置を製造する製 造方法において、

コア基板の一方の面にビルドアップ層を形成してインターポーザ基板とし、

前記コア基板の前記ビルドアップ層が形成された前記一方の面とは反対側の他 方の面に前記半導体チップを異方性導電層を介してマウントし、前記半導体チッ プの電極と前記コア基板の他方の面の電極とを前記異方性導電層によって電気的 に接続することを特徴とする半導体装置の製造方法。

【請求項12】

前記コア基板の一方の面に複数のビルドアップ層を順次形成することを特徴と する請求項11に記載の半導体装置の製造方法。

【請求項13】

前記ビルドアップ層に穴加工を行ない、該穴を含む前記ビルドアップ層の表面

出証特2001-3078091

に導電性金属のメッキを施し、該メッキをエッチングすることにより前記ビルド アップ層に配線パターンとビアとを同時に形成することを特徴とする請求項11 に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体装置とその製造方法に係り、とくに半導体チップをインターポ ーザ基板上にマウントして成る半導体装置とその製造方法に関する。

[0002]

【従来の技術】

回路パターンが形成された半導体チップは、その一方の表面に形成されている 電極のピッチが非常に小さいために、このような半導体チップを直接マザーボー ドの上にマウントすることができない。そこで半導体チップよりも一回り大きな インターポーザ基板上に半導体チップを実装し、インターポーザ基板の反対側の 面に半導体チップの電極よりも大きなピッチの電極を形成し、このインターポー ザ基板の電極を利用してマザーボードに実装するようにしたチップサイズパッケ ージの半導体装置が用いられる。

[0003]

図11はこのような従来のチップサイズパッケージを示しており、半導体チッ プ1はインターポーザ基板2上に実装される。ここで半導体チップ1の下面であ って電極上に半田バンプ3が取付けられ、この半田バンプ3をインターポーザ基 板2の表面に形成されている導体パターンから成る電極4と半田付けして接合す る。半田バンプ3を導体パターン4に接続する半田は、半田バンプ3の半田より も融点の低い半田が用いられる。

【0004】

【発明が解決しようとする課題】

図11に示すようなチップサイズパッケージは、半導体チップ1の電極上に半 田バンプ3を取付け、この半田バンプ3を介してインターポーザ基板2の電極4 と接続する構造をとっているために、とくに半田バンプ3によって高さ方向の寸

出証特2001-3078091

法が増加し、小型化が妨げられる。またこのようなチップサイズパッケージはそ の製造プロセスの工程が長く、しかも各プロセスの管理が面倒になるという欠点 があった。

[0005]

また図11に示すチップサイズパッケージは、このチップサイズパッケージを マザーボードに接合して半田付けする際の信頼性に問題があった。通常マザーボ ードは安価な有機材料基板を使用するが、ここで十分な熱ストレスによる応力の 緩和を考慮する必要がある。

[0006]

図11に示すように半導体チップ1の電極面をインターポーザ基板2との接合 面とするフリップチップ実装法では、インターポーザ基板2にセラミック材料や アラミド材料等を使用する。またフィルム状のフレキシブル基板を使用する場合 には、半導体チップとフレキシブル基板との間に樹脂を封入して両者をがっちり 固める。従ってチップサイズパッケージ単体では問題がなくても、このチップサ イズパッケージのインターポーザ基板の電極とマザーボードの接続用ランドとの 半田付けの接合部で応力が集中する。従って応力の吸収が難しいLGA(Lan d grid array)の採用が困難になる。

[0007]

また従来のチップサイズパッケージのインターポーザ基板2としてビルドアッ プ基板を用いた場合には、インターポーザ基板の両面をビルドアップ層とする構 成を採用する。ここでインターポーザ基板2の上面は半導体チップ1の搭載面に なるために、上面のビルドアップ層には平坦性と低熱膨張率とが要求される。こ れに対してマザーボードとの接合面になるインターポーザ基板2の下面のビルド アップ層は、マザーボードに接続した場合に要求される応力緩和の機能が要求さ れ、このためにビルドアップ層として弾性係数の低い材料を用いなければならな くなる。

[0008]

従ってこのことから、インターポーザ基板2はその上側の半導体チップ1と接 合される部分のビルドアップ層が硬い材料によって、マザーボードに接合される

出証特2001-3078091

下面のビルドアップ層が柔らかい材料によって製作されなければならない。よっ て異種材料を用いることになり、インターポーザ基板2の作製のコストが増大し 、その製造工程が煩雑になる問題がある。また半田バンプに代えてLGAによっ て高さ方向の寸法を小さくして薄型化を図ろうとしても、応力緩和のためにイン ターポーザ基板に厚みをもたさなければ信頼性がとれない場合が多く、このため にインターポーザ基板の薄型化によるLGAが困難であるという問題があった。

[0009]

本発明はこのような問題点に鑑みてなされたものであって、インターポーザ基 板の半導体チップに対する接続の信頼性とチップサイズパッケージのマザーボー ドに対する接続の信頼性とを同時に両立させるようにした半導体装置とその製造 方法とを提供することを目的とする。

[0010]

【課題を解決するための手段】

本願の主要な発明は、所定の回路が設けられ、かつ外表面に電極が設けられた 半導体チップと、

前記半導体チップがマウントされたインターポーザ基板と、

を有し、前記インターポーザ基板はコア基板を具備し、該コア基板の一方の面 にのみビルドアップ層が形成されるとともに、前記コア基板の他方の面に異方性 導電層を介して前記半導体チップがマウントされ、前記コア基板の電極と前記半 導体チップの電極とが前記異方性導電層によって電気的に接続されることを特徴 とする半導体装置に関するものである。

[0011]

ここで前記コア基板上に形成されたビルドアップ層はその弾性係数が5000 MPa(メガパスカル)以下であってよい。また前記ビルドアップ層の弾性係数 が前記コア基板の弾性係数の半分以下であってよい。また前記ビルドアップ層の 表面に応力を緩和するように屈曲した形状の配線パターンが形成されていてよい 。また前記コア基板は半導体チップの熱膨張係数とほぼ等しい熱膨張係数の材料 から成り、厚さが0.5mm以下であってよい。

[0012]

特2001-147024

また前記コア基板の前記ビルドアップ層が形成される表面であって前記半導体 チップの電極と対応する位置に前記異方性導電層の接合の加圧力を受けるパター ンが形成されてよい。また前記インターポーザ基板はコア基板上に複数のビルド アップ層を形成して成り、最外層のビルドアップ層を貫通するビアと連続して電 極が形成され、該電極がマザーボードに接続される電極であってよい。また前記 最外層のビルドアップ層の外表面であって前記異方性導電層の接合の加圧力を受 けるパターンと対応する位置に配線パターンが存在せず、搭載されるマザーボー ドの対応する部位にスルーホールが形成されてよい。また前記最外層のビルドア ップ層の外表面であって前記マザーボードと接続される電極が形成される表面に レジストを形成しないようにしてよい。また前記コア基板の他方の面であって前 記半導体チップがマウントされる面にレジストを形成しないようにしてよい。

[0013]

製造方法に関する主要な発明は、インターポーザ基板上に半導体チップをマウントして半導体装置を製造する製造方法において、

コア基板の一方の面にビルドアップ層を形成してインターポーザ基板とし、

前記コア基板の前記ビルドアップ層が形成された前記一方の面とは反対側の他 方の面に前記半導体チップを異方性導電層を介してマウントし、前記半導体チッ プの電極と前記コア基板の他方の面の電極とを前記異方性導電層によって電気的 に接続することを特徴とする半導体装置の製造方法に関するものである。

[0014]

ここで前記コア基板の一方の面に複数のビルドアップ層を順次形成してよい。 また前記ビルドアップ層に穴加工を行ない、該穴を含む前記ビルドアップ層の表 面に導電性金属のメッキを施し、該メッキをエッチングすることにより前記ビル ドアップ層に配線パターンとビアとを同時に形成してよい。

[0015]

次に本願に含まれる発明の好ましい態様を以下に列挙する。

[0016]

(1)インターポーザ基板のベースを構成するコア基板の半導体チップ搭載面 側にはビルド層を形成せず、このコア基板の表面に形成された配線パターン上に

出証特2001-3078091

異方性導電層を介して半導体チップを安定接続するようにした片面ビルドアップ 基板を用いた半導体装置。

[0017]

(2) コア基板の半導体チップ搭載面とは反対側の面に形成されるビルドアッ プ層は、その弾性係数が5000MPa以下、より好ましくは2500MPa以 下であって柔軟な物性を有し、コア基板の反りやマザーボードに対するストレス の緩和を可能にした構造を有する半導体装置。

[0018]

(3) 複数のビルドアップ層を有し、中間のビルドアップ層の表面に屈曲した 形状の配線パターンを形成し、この屈曲した形状によって熱ストレスを緩和する ようにした半導体装置。

[0019]

(4)インターポーザ基板のベースを構成するコア基板はガラス繊維入りエポ キシ樹脂のような低熱膨張の材料の薄い基板であって、好ましくは0.2mm以 下とし、半導体チップとコア基板との間の熱膨張の差による応力を少なくした半 導体装置。

[0020]

(5)インターポーザ基板上に半導体チップを搭載し、この半導体チップの電 極とインターポーザ基板の電極とを接続するための異方性導電層に加圧力を付加 した場合に、この加圧力を受ける受けパターンをコア基板の裏面に形成した半導 体装置。

[0021]

(6)半導体チップの電極とコア基板の電極とを接続する異方性導電層の加圧 力を受ける受けパターンの下側であってインターポーザ基板の下部に配線の引出 しを形成することなく、これによってこのチップサイズパッケージから成る半導 体装置を搭載したマザーボードにおいて上記受けパターンの下側にスルーホール を形成することを許容した半導体装置。

[0022]

(7)半導体チップを搭載するコア基板のビルドアップ層が形成されていない

面にこのコア基板の表面の配線の保護を目的とするレジストを設けないようにし た半導体装置。

[0023]

•

(8) コア基板上に複数層のビルドアップ層を形成するとともに、最外層のビ ルドアップ層を貫通するビアの周縁部をマザーボードとの接続のための電極とし 、しかも該電極が設けられている面にレジストを設けない半導体装置。

[0024]

【発明の実施の形態】

図1~図4は本願の発明の一実施の形態の半導体装置を示している。この半導体装置はとくに図1に示すように、半導体チップ10とインターポーザ基板11 とから構成されている。そしてインターポーザ基板11はコア基板12と、その 上に積層された第1ビルドアップ層13と、第2のビルドアップ層14とから構 成されている。そしてインターポーザ基板11のコア基板12と半導体チップ1 0とは異方性導電層15を介して接合されている。

[0025]

図1および図4Aに示すように、半導体チップ10の電極上には金バンプ20 が形成されている。これに対してインターポーザ基板11のコア基板12の上面 には配線パターン21が、下面には配線パターン22がそれぞれ形成されている 。そしてこれらの配線パターン21、22はスルーホール23によって互いに接 続されている。またコア基板12の下面であって上記半導体チップ10の金バン プ20と対応する位置にはとくに図4Cに示すように、偏平な台形状をなす受け パターン24が配線パターン22と同じ銅箔によって形成されている。

[0026]

次にインターポーザ基板11の第1ビルドアップ層13にはその下面に配線パ ターン27が形成されるとともに、ビア28によってコア基板12の配線パター ン22と接続されている。また第2ビルドアップ層14にはビア29が形成され 、このビア29が第1ビルドアップ層13の配線パターン27と接続されている 。そしてビア29の周縁部であって第2ビルドアップ層14の外表面に位置する ように電極30が形成されている。この電極30がインターポーザ基板11とマ

出証特2001-3078091

ザーボード34とを接続する電極である。

[0027]

図3はこのような半導体装置をマザーボード34上に実装した状態を示してい る。マザーボード34の上面には配線パターン35が形成され、この配線パター ン35と上記インターポーザ基板11の下面であって第2のビルドアップ層14 の外表面に形成されている電極30とが半田によって接続される。

[0028]

またこのような半導体装置において、とくにインターポーザ基板11の第1ビ ルドアップ層13の表面に形成された配線パターン27が図2Aに示すようなス トレートな形状ではなく、図2Bに示すような湾曲した形状になっている。この ような形状は図4Cにも示される。このような湾曲した配線パターン27とする ことによって、このパターン27それ自身の変形によって応力を緩和するように なり、配線パターン27の切断に伴う断線事故が防止される。

[0029]

このように本実施の形態の半導体装置は、とくに図1に示すように片面インタ ーポーザ基板11を使用し、異方性導電層15によって半導体チップ10をフリ ップチップ実装したものである。半導体チップ10には予め金バンプ20を形成 しておき、異方性導電層15の導電粒子を介してコア基板12の配線パターン2 1に加熱圧接し、これによって半導体チップ10とインターポーザ基板11とを 接合するとともに、半導体チップ10の金バンプ20とインターポーザ基板11 の最上面に形成されている配線パターン21との電気的な接続を図る。

[0030]

ここでインターポーザ基板11の最上層を構成するコア基板12としては熱膨 張係数が低くかつ半導体チップ10と熱膨張係数がほぼ等しいか近似する材料、 例えばガラス繊維入りエポキシ樹脂を使用し、半導体チップ10との温度変化に よる接合部にかかる応力をできるだけ軽減するとともに、異方性導電層15によ る接着強度を確保している。

[0031]

コア基板12の下面にはスルーホール23またはビア28を介して電極間のピ

出証特2001-3078091

ッチを広げるための再配線層22を形成する。そしてコア基板12の配線層22 の上に弾性係数が5000MPa以下の柔らかいビルドアップ樹脂によって第1 ビルドアップ13と第2ビルドアップ層14とを形成し、かつ中間の配線27に ついては、応力緩和が可能な図2Bに示すような屈曲した配線パターン27を形 成している。

[0032]

また図1においてインターポーザ基板11の最下面にレジスト層を形成してい ない。すなわち第1ビルドアップ層13の表面に形成された配線パターン27に 対して第2ビルドアップ層14にビア29を接続し、これによってマザーボード 34との接合面とすることにより、レジストによる配線保護を不要にし、レジス トを省略している。

[0033]

次にこのような半導体装置の製造方法を図5および図6によって説明する。半 導体チップ10については図5に示すようにシリコンチップを供給し、その上に 金バンプ20を形成する。

[0034]

これに対してインターポーザ基板11はまずコア基板12の材料を供給する。 そしてこのコア基板12の両面に図6Aに示すように銅箔40、41を接合する 。そして図6Bに示すように銅箔40、41をエッチングし、配線パターン21 、22を形成する。さらにこのコア基板12に穴を形成してメッキを施すことに よってスルーホール23を形成し、このコア基板12の両面の配線パターン21 、22を互いに接続する。

【0035】

次にコア基板12上に図6Cに示すように第1ビルドアップ層13を形成する 。そして図6Dに示すように第1ビルドアップ層13に対してレーザ加工を行な い、穴42を形成する。そして第1ビルドアップ層13の全面に図6Eに示すよ うに銅メッキ43を施し、この銅メッキ43をエッチングすることによって図6 Fに示すように配線パターン27を形成する。

[0036]

特2001-147024

この後に図6C~図6Fに示す工程を繰返すことによって、第2のビルドアッ プ層14を形成し、その上に配線パターンあるいはビア29を形成し、さらに電 極30を形成する。なお必要であればコア基板12上にさらに複数のビルドアッ プ層を形成することができる。すなわちビルドアップ層の総数は実施の形態に限 定されず、単層でも2層あるいはそれ以上の数の複層でもよい。

[0037]

このようにしてインターポーザ基板11を製造したならば、その上に半導体チ ップ10を実装し、異方性導電層15によって両者を接合するとともに、半導体 チップ10の金バンプ20とインターポーザ基板11の上面の配線パターン21 との電気的な接続を図る。

[0038]

次に半導体チップ10とインターポーザ基板11との接続のための異方性導電 層15について図7~図9により説明する。異方性導電層15は異方性導電膜に よって構成される。そしてこの異方性導電膜15は図7に示すように樹脂粒子4 7をエポキシ樹脂等のマトリックス樹脂に分散させた構造を有している。ここで それぞれの樹脂粒子47は図8に示すように球状をなし、その外周部に金属メッ キから成る金属層28が形成され、さらにその外側を覆うように薄い絶縁被膜4 9が形成されている。

[0039]

このような異方性導電膜15を半導体チップ10とインターポーザ基板11と の間に介在させて加熱および加圧を行なうと、図9に示すように半導体チップ1 0の電極20とインターポーザ基板11の電極21との間においてこれらの電極 20、21の高さによって樹脂粒子47が押潰され、外側の絶縁被膜49が破壊 されて金属層48が露出する。これによって樹脂粒子47による半導体チップ1 0の電極20とインターポーザ基板11の電極21との電気的な接続が達成され る。これに対して電極20、21が存在しない領域においては、半導体チップ1 0とインターポーザ基板11との間の隙間が大きいために、樹脂粒子47は球状 の形態をそのまま維持し、外周面の絶縁被膜49によって短絡が防止される。す なわち電極20、21以外の領域における導通が阻止され、これによって選択的

出証特2001-3078091

な電気的接続が達成される。

[0040]

このように異方性導電膜15は、半導体チップ10とインターポーザ基板11 との接合、両者の電極20、21の導通、および両者の電極20、21が形成さ れていない領域の絶縁の3つの機能を同時に達成する。すなわち異方性導電膜1 5を半導体チップ10とインターポーザ基板11との間に挟着した状態で熱圧着 を行なうと、異方性導電層15の膜厚方向には導電性を有し、面方向には絶縁性 を有する電気的異方性を発現する。これによって対向する電極20、21間の永 久接着と、電極20、21の導通と、電極20、21が形成されていない領域に おける半導体チップ10とインターポーザ基板11との間の絶縁とが同時に達成 される。

[0041]

本実施の形態に係る半導体装置は、次のような技術的優位性をもたらす。

[0042]

(1)異方性導電層15を用いた接続において、インターポーザ基板11の最 上面および第2ビルドアップ層14の外表面にそれぞれレジスト層を必要としな くなる。とくにインターポーザ基板11の半導体チップ10との接合面にレジス トを形成しないために、半導体チップ10の金バンプ20の沈み込みがなくなり 、接合時の加熱によるレジストからの気泡発生によるボイドがなく、半導体チッ プ10の金バンプ20とインターポーザ基板11の配線パターン21との安定し た異方性導電層15による接続が可能になる。

[0043]

(2) コア基板12として熱膨張係数が低くしかも弾性係数が高い材料を用い 、このようなコア基板12に対して半導体チップ10を異方性導電層15を介し て接合しており、しかも半導体チップ10とインターポーザ基板11との間にレ ジストが存在しないために、半導体チップ10とインターポーザ基板11との接 合強度を高め、信頼性を向上させることが可能になる。

[0044]

(3) インターポーザ基板11のベースを構成するコア基板12の下面に弾性

係数の低いビルドアップ層13、14を形成しているために、マザーボード34 との半田付け接合部の熱ひずみによる応力緩和をビルドアップ層13、14によ って受持つことができ、このためにインターポーザ基板11の薄型化とチップサ イズパッケージのLGA化が可能になる。

[0045]

(4) マザーボード34との間での応力緩和を図るために柔軟な材料から成る ビルドアップ層13、14において、ビルドアップ層13の表面に図2Bに示す ような屈曲した配線パターン27を形成しているために、さらに信頼性が向上す る。

【0046】

(5)半導体チップ10の金バンプ20と対応する位置においてコア基板12 の表面に受けパターン24を形成しているために、異方性導電層15によって金 バンプ20の接続を図る際の加圧力をこの受けパターン24で安定して受けるこ とが可能になり、このために異方性導電層15の生産プロセスの条件出しが容易 になる。

[0047]

(6)半導体チップ10の金バンプ20とインターポーザ基板11の配線パタ ーン21とを接続する際に異方性導電層15の加圧力を受ける受けパターン24 の下面において図10に示すようにビルドアップ層13、14に配線を形成せず、受けパターン24に対してずれた位置において第2ビルドアップ層14に電極 30を形成すると、とくにこの半導体装置を搭載したマザーボード34の上記受 けパターン24と対応する位置をスルーホール36の形成のためのスペースとし て利用することが可能になる。これによってマザーボード34の配線の配置に余 裕を生ずる。

[0048]

(7)半導体チップ10を搭載するインターポーザ基板11の上面に配線パタ ーン21を保護するレジストを形成しないためにコストダウンが図られるととも に、弾性係数の高いコア基板12と半導体チップ10とを異方性導電層15を介 して接続することが可能になり、信頼性が高くなる。

出証特2001-3078091

[0049]

(8) インターポーザ基板11の下側の部分をビルドアップ層13、14から 構成することによって、スルーホール23あるいはビア28の直下でのパターン の引出しを行なうことができるとともに、第2ビルドアップ層14の外表面にレ ジストを設けないために、レジスト工程を削減してコストダウンを図ることが可 能になる。

【0050】

(9)インターポーザ基板11が片面ビルドアップ層から成る基板を使用して おり、異方性導電層15によって工程管理コストが低くなり、信頼性の高い安定 したチップサイズパッケージを提供できるようになる。

[0051]

【発明の効果】

半導体装置に関する主要な発明は、所定の回路が設けられ、かつ外表面に電極 が設けられた半導体チップと、半導体チップがマウントされたインターポーザ基 板と、を有し、インターポーザ基板はコア基板を具備し、該コア基板の一方の面 にのみビルドアップ層が形成されるとともに、コア基板の他方の面に異方性導電 層を介して半導体チップがマウントされ、コア基板の電極と半導体チップの電極 とが異方性導電層によって電気的に接続されるようにしたものである。

【0052】

従ってこのような半導体装置は、コア基板の一方の面にのみビルドアップ層を 形成した片面ビルドアップ層のインターポーザ基板のコア基板側の表面に半導体 チップをマウントした構造になり、コア基板によって半導体チップとの間での応 力をなくすとともに、この半導体装置をマザーボードに実装したときの応力の緩 和をビルドアップ層によって図ることが可能になり、温度変化に対して高い信頼 性を発揮する半導体装置が提供される。

[0053]

製造方法に関する主要な発明は、インターポーザ基板上に半導体チップをマウ ントして半導体装置を製造する製造方法において、コア基板の一方の面にビルド アップ層を形成してインターポーザ基板とし、コア基板のビルドアップ層が形成

された一方の面とは反対側の他方の面に半導体チップを異方性導電層を介してマ ウントし、半導体チップの電極とコア基板の他方の面の電極とを異方性導電層に よって電気的に接続したものである。

[0054]

従ってこのような半導体装置の製造方法によれば、熱的なストレスに強い半導体装置を安定的に提供することが可能になる。しかも半導体チップとビルドアッ プ基板との接続および接合を異方性導電層を介して図っているために、製造が容 易で製造工程が簡略化される。

【図面の簡単な説明】

【図1】

半導体装置の要部拡大断面図である。

【図2】

配線パターンの平面図である。

【図3】

この半導体装置を実装したマザーボードの断面図である。

【図4】

半導体装置の分解図である。

【図5】

半導体装置の製造方法を示す工程図である。

【図6】

半導体装置の製造方法の要部を示す縦断面図である。

【図7】

異方性導電膜の断面図である。

【図8】

樹脂粒子の断面図である。

【図9】

異方性導電層による接続を示す要部拡大断面図である。

【図10】

変形例の接続の状態を示す半導体装置の要部拡大断面図である。


【図11】

従来のチップサイズパッケージの半導体装置の縦断面図である。


【符号の説明】


1...・半導体チップ、2...インターポーザ基板、3...・半田バンプ、4.... 導体パターン(電極)、10...・半導体チップ、11...インターポーザ基板、 12...コア基板、13...第1ビルドアップ層、14...・第2ビルドアップ層 、15...・異方性導電層(膜)、20...金バンプ、21、22...・配線パター ン、23...スルーホール、24...・受けパターン、27...・配線パターン、2 8、29...ビア、30...・電極、34...マザーボード、35...・配線パター ン、36...スルーホール、40、41...・銅箔、42...穴、43...メッキ 層、47...・樹脂粒子、48...・金属層、49...・絶縁被膜 【書類名】 図面

【図1】




【図2】





【図3】




【図4】


Α


В


С

D












0 0


-29


-30












Ε

0 0


【図5】

а 3 г



【図6】


1 3. 1 1




6

【図7】


ŧ








【図9】




【図10】



【図11】

c



【書類名】 要約書

【要約】

【課題】

熱的変化に対する信頼性が高く、低コストでしかも薄型化が図られ、さらに電 極の配置をLGAとした半導体装置を提供することを目的とする。

【解決手段】

硬質のコア基板12の一方の面に弾性係数が5000MPa以下の柔軟な樹脂 から成る第1ビルドアップ層13および第2ビルドアップ層14を形成し、しか も第2ビルドアップ層14の外表面にビア29と接続された電極30を形成する 。そしてコア基板12のビルドアップ層が形成されていない面に異方性導電層1 5を介して半導体チップ10を実装する。

【選択図】 図1

認定・付加情報

特許出願の番号	特願2001-14702	4
受付番号	50100707659	
書類名	特許願	
担当官	第四担当上席	0093
作成日	平成13年 5月17日	

<認定情報・付加情報> 【提出日】

۲. ۲.

٢

平成13年 5月16日

次頁無

特2001-147024

出願人履歴情報

識別番号

[000002185]

2. 変更年月日 1990年 8月30日
[変更理由] 新規登録
住所 東京都品川区北品川6丁目7番35号
氏名 ソニー株式会社

.

Δ.